介绍了基于Avalon总线的WM8731音频编解码控制器IP核的设计,包括音频数据访问接口模块和Avalon-MM接口模块等,并利用SOPC技术将其封装成可重用的IP核。自定义IP核的使用,有效降低了该芯片的开发难度,同时也使系统易于扩展和升级,具有较高的灵活性。下使用VHDL语言完成了控制器的设计、仿真以及Nios Ⅱ系统的构建,并通过SignalTap Ⅱ逻辑分析仪进行了硬件测试。仿真和测试结果表明,该控制器满足WM8731各项时序要求位时钟，在每个时钟的下降沿输出一个新的数据。首先输出的是最高有效位。ＤＡＣ输出数据流格式与ＡＤＣ的类似，但是数据是通过ｄａｃｄａｔ线从数据访问接口模块输出到Ｗ作为校准时钟。２．２音频数据采集设计音频数据采集部分的功能框图如图３所示。首先通过移位寄存器实现串并转换；然后通过数据缓冲器将并行数据写入。音频编解码控制器-数控滚圆机滚弧机折弯机张家港电动钢管滚圆机滚弧机折弯机图３音频数据采集功能框图仿真波形图如图４所示。由图４可见，音频数据的采集是从ａ信号变化后的第二个ｂｃｌｋ时钟上升沿开始的，满足Ｉ２Ｓ模式下数据流的时序要求。本文由公司网站滚圆机网站采集转载中国知网整理!   http://www.gunyuanji158.com/音频数据的串并转换发生在信号变为０之后的第一个时钟上升沿，将并行数据写入寄存器；在该时刻如果没有满，则产生一写请求信号，从而在下一个ｂｃｌｋ时钟上升沿将数据写入图４音频数据采集仿真波形图２．３音频数据输出设计音频数据输出部分的功能框图如图５所示。非空时，通过输出数据缓冲器ｄ的数据加载到到移位寄存器，进行并串转换。在进行并串转换时，根据Ｉ２Ｓ模式下数据流的时序要求，在发送左右声道数据之前需要插入一个时钟周期的空闲周期，然后按照从高位到低位顺序依次输出每一位数据。该部分仿真波形如图６所示。当检测到ｄ下降沿且非空时，发出信号将数据。 机控制器设计［Ｊ］．单片机与嵌入式系统应用，谌进，马尚昌，张素娟．基于μＣ／ＯＳ－ＩＩ和ＬｗＩＰ的串口设备联网技术研究［Ｊ］．电子设计工程，满庆丰（教授），主要研究领域为现场总线控制系统及工业测控网络技术、机电控制及自动化、嵌入式系统应用技术；张文杨、常磊（硕士研究生），研究领域为嵌入式技术、工业测控及自动化。（责任编辑：杨迪娜收稿日期采样波形６２结语本文设计了基于总线的ＷＭ８７３１音频编解码控制器，利用ＳＯＰＣ技术将其封装成可重用的ＩＰ核，并构建了定制的ＮｉｏｓＩＩ处理器系统。同传统的基于单片机的解决方案相比，本方案具有灵活性高、易于扩展和升级、开发周期短等优点。同时，本方案对其他芯片控制器的设计也具有一定的参考意义音频编解码控制器-数控滚圆机滚弧机折弯机张家港电动钢管滚圆机滚弧机折弯机本文由公司网站滚圆机网站采集转载中国知网整理!   http://www.gunyuanji158.com/